vhdl函数调用举例

vhdl rem怎么用，在哪个库有定义？verilog比vhdl的优势是什么？在STD中定义的函数mod（modulo）/Rem（remin）对于两个正输入，结果是相同...