vivado约束教程 vivado引脚约束文件

VIVADO的XDC怎么实现LOC约束？延迟。其中，只有那些从FPGA引脚进入和/或输出而不经过任何时序元件的纯组合逻辑路径可以使用set max delay/set ...