verilog条件运算符嵌套