verilog中reg变量用初始化吗