fpga设计及管脚分配图 管脚分配的目的和步骤？

管脚分配的目的和步骤？quartus2中引脚有几个属性：Reserved，Group，I/OBank,Vref Group,I/Ostandard(3.3-VLVTTL(default))第一是IOs

管脚分配的目的和步骤？

quartus2中引脚有几个属性：Reserved，Group，I/OBank,Vref Group,I/Ostandard(3.3-VLVTTL(default))

第一是IOstandard：这个是主要用于允许按完全不同的电平标准。FPGAIO口的电压由IObank上的VCC化入。一个bank上引入3.3VTTL电平，那就此时整个bank上输出3.3V的TTL电平。设置这个第一是就是为了和currentstrength互相算出功率。第三个是作用于在IO口上程序加载对的的上拉/下拉电阻。如果你可以设置能够完成，Quartus会通过你的电平标准手动布线施工。

第二是IOBank：你在quartuspinplanner的iconview下右键然后再再点击showIObanks，这时候变会注意到FPGA的管脚被几种颜色划分开了。一种颜色下的IO口属於一组bank。你在吧管脚的location加以约束结束以后。IOBank会自动填充完毕的。

第三是Group：Group是你所输出的信号的名字啦。比如你有一组信号叫cnt。你对cnt的某一根赋值，这样的话。。这里的Group会自动填充为cnt。

第四是Reserved：这个是对管脚内部的IO逻辑并且约束的，你在下面看的到一些值。详细介绍几个吧。bidrectional：双向，tri-state:三态等等。这个约束的是FPGA在IO端的输入输出区域的逻辑。例如你你选tri-state。那你而现在，在你IO口前部的IO区，quartus会不自动给你生成沉淀一个三态门。

第五个是VrefGroup：这个Group是bank内部的可以细分区域，是因为一个bank很有可能近三百60个脚。为了飞速定位，你可以用来这个vrefgroup来找不到某个管脚。（这个是非直接修改属性）根本无法修改。

你的理解是正确的，另外，直接跨越IObank的信号没有问题。仅仅尽量跨bank的电平如何确定不对即可解决。相对于跨IObank的延迟大对于FPGA而言没有多少延迟高。

vccio是什么电压？调整它有什么用？

VCCIO是内存控制器电压。

FPGA的引脚：

FPGA引脚分为两类：清洁液引脚和用户自定义引脚。

用户引脚：用户可以几乎自设计定制用户IO。IO单元通过VCCIO(IO加电引脚)引脚来上电。

注：1.FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上及时发展起来的产物。它是另外胶集成电路（ASIC）领域中的一种半定制电路而又出现的，既解决了订制电路的不足，又心理暗示法了原有可编程器件门电路数不大的缺点。

2.引脚，又叫管脚，英文叫Pin。就是从集成电路（芯片）内部电路引出与外围电路的接线，所有的引脚就可以形成了这块芯片的接口。引线末端的一段，通过软钎焊使这一段与印制板上的焊盘共同形成焊点。引脚可再划分为脚跟（bottom）、脚趾（toe）、脚侧（side）等部分。