verilog状态机设计例题