verilog中case判断多个情况

verilog中的case语法使用，求助？总结一些常用和遗忘的语法。这并不是说如果您在代码中定义一个reg类型变量，合成器将合成一个寄存器。大小写必须在always块中...