可变序列检测器 可变序列与不可变序列
序列检测器是序列数字电路中最常见的设计之一。其主要功能是从数字码流中识别指定的序列。接下来，以“01101”序列检测器为例，说明Verilog HDL语言的具体应用。设置X为数字码流的输入，Z为检测标
序列检测器是序列数字电路中最常见的设计之一。
其主要功能是从数字码流中识别指定的序列。
接下来，以“01101”序列检测器为例，说明Verilog HDL语言的具体应用。
设置X为数字码流的输入，Z为检测标记的输出，高电平表示“找到指定序列”，低电平表示“找不到指定序列”。
将输入码流设置为“001101111011111…”。在时钟2到6中，指定的序列“01101”出现在码流x中，并且相应的输出Z在第六时钟中变为高电平“1”，这意味着指定了“01101”，并且Z输出“1”。
同样，与第9个时钟对应的输出Z也是“1”。
根据逻辑功能描述，我们可以分析状态转换图。